J.M. Cazeaux, M. Omaña, C. Metra (2005). Novel On-Chip Circuit for Jitter Testing in High-Speed PLLs. IEEE TRANSACTIONS ON INSTRUMENTATION AND MEASUREMENT, 54, 1779-1788 [10.1109/TIM.2005.855104].
Novel On-Chip Circuit for Jitter Testing in High-Speed PLLs
OMANA, MARTIN EUGENIO;METRA, CECILIA
2005
File in questo prodotto:
Eventuali allegati, non sono esposti
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.