J.M. Cazeaux, M. Omaña, C. Metra (2005). Novel On-Chip Circuit for Jitter Testing in High-Speed PLLs. IEEE TRANSACTIONS ON INSTRUMENTATION AND MEASUREMENT, 54, 1779-1788 [10.1109/TIM.2005.855104].

Novel On-Chip Circuit for Jitter Testing in High-Speed PLLs

OMANA, MARTIN EUGENIO;METRA, CECILIA
2005

2005
J.M. Cazeaux, M. Omaña, C. Metra (2005). Novel On-Chip Circuit for Jitter Testing in High-Speed PLLs. IEEE TRANSACTIONS ON INSTRUMENTATION AND MEASUREMENT, 54, 1779-1788 [10.1109/TIM.2005.855104].
J.M. Cazeaux; M. Omaña; C. Metra
File in questo prodotto:
Eventuali allegati, non sono esposti

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11585/32926
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo

Citazioni
  • ???jsp.display-item.citation.pmc??? ND
  • Scopus 10
  • ???jsp.display-item.citation.isi??? 9
social impact