Ye, T., Benini, L., DE MICHELI, G. (2004). Packetization and Routing Analysis of on-chip multiprocessor networks. JOURNAL OF SYSTEMS ARCHITECTURE, 50, 81-104 [10.1016/j.sysarc.2003.07.005].

Packetization and Routing Analysis of on-chip multiprocessor networks

BENINI, LUCA;
2004

2004
Ye, T., Benini, L., DE MICHELI, G. (2004). Packetization and Routing Analysis of on-chip multiprocessor networks. JOURNAL OF SYSTEMS ARCHITECTURE, 50, 81-104 [10.1016/j.sysarc.2003.07.005].
Ye, T.; Benini, Luca; DE MICHELI, G.
File in questo prodotto:
Eventuali allegati, non sono esposti

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11585/752
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo

Citazioni
  • ???jsp.display-item.citation.pmc??? ND
  • Scopus 108
  • ???jsp.display-item.citation.isi??? 67
social impact