Post-Layout Leakage Power Minimization Based on Distributed Sleep Transistor Insertion

BENINI, LUCA;
2004

Proceedings of the 2004 International Symposium on Low Power Electronics and Design, 2004
138
143
P. Babighian;L. Benini;E. Macii
File in questo prodotto:
Eventuali allegati, non sono esposti

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: http://hdl.handle.net/11585/16224
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo

Citazioni
  • ???jsp.display-item.citation.pmc??? ND
  • Scopus ND
  • ???jsp.display-item.citation.isi??? ND
social impact