Sviluppo di sistemi di acquisione integrati e di sistemi di lettura digitale per matrici a pixel.

L'Unità di Ricerca di Bologna lavora su due aree principali del progetto: il sistema di acquisizione dati ad alta intergazione e la lettura digitale di matrici a pixel. Sistema di acquisizione dati (DAQ): Nel progetto corrente, un sistema di acquisizione dati altamente integrato e veloce è necessario per misurate le caratteristiche di data-push spinte dei chip progettati e per procedere al corretto debugging. I compiti del sistema di DAQ includono la ricezione dei dati dalle board di front-end (pixel module) con da 1 a 4 pixel chip montati, la configurazione remota del sistema e la memorizzazione dei dati su supporto permanente (dischi PC). Ci aspettiamo che i chip di pixel siano in grado di generare dati con un rate di 1-4 GByte/s a seconda dell'architettura di read-out scelta. Questo grande volume di dati sarà raccolto da una scheda costruita in standard VME 9U, largamente configurabile, dove un preprocessing dei dati e una prima selezione può essere fatta. Le hit selezionate saranno inviate attraverso una fibra ottica ad un PC per la memorizzazione finale su dischi. Lettura digitale di matrici a pixel. Lo sviluppo di grandi matrici a pixel per le applicazioni di fisica delle alte energie richiede una scelta accurata dell'architettura di lettura poichè questa influenza diversi parametri critici e caratteristiche del chip finale, quali, ad esempio, l'efficienza, il massimo tasso di hit accettabile, la banda passante necessaria e l'utilizzabilità al primo livello di trigger. Studieremo diversi schemi di lettura delle matrici al fine di trovare la miglior soluzione per un chip che puo' essere usato negli esperimenti della prossima generazione di acceleratori (SuperB o ILS). Il miglior compromesso tra grande efficienza, elevato rate di hit, banda passante contenuta e utilizzabilità al primo livello di trigger sarà quindi realizzata nei chip di test.