Scopo del progetto: Sviluppo di sistemi a pixel per tracciatori sottili di particelle cariche basati su tecnologie di integrazione verticale. Abstract I futuri esperimenti di fisica delle alte energie alla Super B-Factory, a SLHC e ad ILC pongono requisiti sempre più stringenti ai sistemi di tracciatura, che dovranno operare ad alto rate con una minima quantità di materiale. I layer più interni e più critici dei tracciatori e dei rivelatori di vertice saranno prevalentemente basati su sensori a pixel a basso pitch (≤ 20 m per ILC, ≤ 50 m per SuperB) che, insieme all’elettronica di lettura, dovranno avere un’elevata resistenza alle radiazioni, un elevato rapporto segnale-rumore e un’architettura di readout sparsificato ad alto rate in grado di fornire sofisticate informazioni di trigger. Il progetto VIPIX si propone di costruire dimostratori di tracciatori sottili a pixel sfruttando le potenzialità offerte dall’evoluzione delle tecnologie microelettroniche ad alta densità, che negli ultimi anni hanno registrato progressi di grande interesse nei processi di interconnessione verticale. Tali processi consentono la fabbricazione di circuiti integrati tridimensionali (“3D”), che dal punto di vista dell’industria microelettronica permettono di affrontare efficacemente uno dei problemi fondamentali dello scaling delle tecnologie CMOS, cioè la lunghezza delle interconnessioni, oltre che naturalmente di aumentare la densità di integrazione. Inoltre i diversi strati del circuito integrato possono essere progettati secondo criteri diversi, ottimizzati per una particolare applicazione (layer analogico, layer digitale, layer con il sensore). Il progetto prevede la realizzazione di matrici di grandi dimensioni (128x128), la realizzazione dell'infrastruttura elettronica e di acquisizione per il readout ed il loro test funzionale con un fascio di particelle al CERN. Sotto la responsabilita' dell'unità di ricerca di Bologna ricadono la realizzazione della logica di readout veloce e sparsificato sui chip, la realizzazione di buona parte dell'infrastruttura di readout/trigger/acquisizione, nonche' il coordinamento delle attività di Trigger ed acquisizione raggruppate nel cosidetto workpackage 2.
M. Villa (2009). VIPIX - Vertically Integrated PIXels - Workpackage 2: Trigger/DAQ.
VIPIX - Vertically Integrated PIXels - Workpackage 2: Trigger/DAQ
VILLA, MAURO
2009
Abstract
Scopo del progetto: Sviluppo di sistemi a pixel per tracciatori sottili di particelle cariche basati su tecnologie di integrazione verticale. Abstract I futuri esperimenti di fisica delle alte energie alla Super B-Factory, a SLHC e ad ILC pongono requisiti sempre più stringenti ai sistemi di tracciatura, che dovranno operare ad alto rate con una minima quantità di materiale. I layer più interni e più critici dei tracciatori e dei rivelatori di vertice saranno prevalentemente basati su sensori a pixel a basso pitch (≤ 20 m per ILC, ≤ 50 m per SuperB) che, insieme all’elettronica di lettura, dovranno avere un’elevata resistenza alle radiazioni, un elevato rapporto segnale-rumore e un’architettura di readout sparsificato ad alto rate in grado di fornire sofisticate informazioni di trigger. Il progetto VIPIX si propone di costruire dimostratori di tracciatori sottili a pixel sfruttando le potenzialità offerte dall’evoluzione delle tecnologie microelettroniche ad alta densità, che negli ultimi anni hanno registrato progressi di grande interesse nei processi di interconnessione verticale. Tali processi consentono la fabbricazione di circuiti integrati tridimensionali (“3D”), che dal punto di vista dell’industria microelettronica permettono di affrontare efficacemente uno dei problemi fondamentali dello scaling delle tecnologie CMOS, cioè la lunghezza delle interconnessioni, oltre che naturalmente di aumentare la densità di integrazione. Inoltre i diversi strati del circuito integrato possono essere progettati secondo criteri diversi, ottimizzati per una particolare applicazione (layer analogico, layer digitale, layer con il sensore). Il progetto prevede la realizzazione di matrici di grandi dimensioni (128x128), la realizzazione dell'infrastruttura elettronica e di acquisizione per il readout ed il loro test funzionale con un fascio di particelle al CERN. Sotto la responsabilita' dell'unità di ricerca di Bologna ricadono la realizzazione della logica di readout veloce e sparsificato sui chip, la realizzazione di buona parte dell'infrastruttura di readout/trigger/acquisizione, nonche' il coordinamento delle attività di Trigger ed acquisizione raggruppate nel cosidetto workpackage 2.I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
