A 4096-core RISC-V Chiplet Architecture for Ultra-efficient Floating-point Computing

Benini L.
2020

2020
2020 IEEE Hot Chips 32 Symposium, HCS 2020
1
24
Zaruba F.; Schuiki F.; Benini L.
File in questo prodotto:
Eventuali allegati, non sono esposti

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11585/795326
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo

Citazioni
  • ???jsp.display-item.citation.pmc??? ND
  • Scopus 7
  • ???jsp.display-item.citation.isi??? ND
social impact